VIỆN ĐIỆN TỬ - VIỄN THÔNG

School of Electronics and Telecommunications

Vietnamese-VNEnglish (United Kingdom)
Các đơn vị

Phạm Nguyễn Thanh Loan

 

 

Họ và tên: TS. Phạm Nguyễn Thanh Loan
Địa chỉ nơi làm việc:
Phòng 618, Tòa nhà thư viện điện tử Tạ Quang Bửu, 1 Đại Cồ Việt, Hà Nội
Email:
  Địa chỉ email này đã được bảo vệ từ spam bots, bạn cần kích hoạt Javascript để xem nó.
Website:
Tel:
0983205761

 

Các môn giảng dạy:

-          Kỹ Thuật Điện Tử

-          Mạch tương tự 1

-          Thiết kế IC (tương tự)

-          Thiết kế Op-amp

Hướng nghiên cứu:

Thiết kế IC tương tự công suất thấp/cực thấp sử dụng công nghệ CMOS (VCO, ADC, LNA và bộ thu năng lượng sử dụng nguồn vô tuyến)

Các công trình NC đã công bố

 

Báo:

1. L. Pham-Nguyen, C. Fenouillet-Beranger, T. Skotnicki, G. Ghibaudo, S. Cristoloveanu, “Direct Comparison of Si/High-k and Si/SiO2 Channels in Advanced Fully-Depleted Silcon-on-Insulator (FD SOI) MOSFETs”, IEEE Electron Device Letters, Volume 30,  Issue 10, 2009.

2. C. D. G. dos Santos, L. Pham-Nguyen S. Cristoloveanu , C. Fenouillet-Béranger ,  J. A. Martinob, “Back-Gate Influence on the Mobility Behavior in Ultrathin FD SOI Devices”, ECS Transaction-24th Symposium on Microelectronics and Devices, Volume 23, Issue 1, 2009.

3. C. Fenouillet-Beranger, L. Pham-Nguyen, P. Perreau, S. Denorme, F. Andrieu, O. Faynot, , L. Tosti, L. Brevard, C. Buj, O. Webber, C. Gallon, V. Fiori, F, Boeuf, S. Cristoloveanu, T. Skotnicki, “Ultra Compact FD SOI transistors including strain and orientation: Processing and Performance” The Electrochemical Society, Volume 19, Issue 4, pp. 55-64, 2009

4. C. Fenouillet-Beranger, S. Denorme, P. Perreau, C. Buj, O. Faynot, F. Andrieu, L. Tosti, S. Barnola, T. Salvetat, X. Garros, M. Casse, F. Allain, N. Loubet, L. Pham-Nguyen, E. Deloffre, M. Gros-Jean, R. Beneyton, C. Laviron, M. Marin, C. Leyris, S. Haendler, F. Leverd, P. Gouraud, P. Scheiblin, L. Clement, R. Pantel, S. Deleonibus, T. Skotnicki, FDSOI devices with thin BOX and ground plane integration for 32 nm node and below, Solid-State Electronics, Volume 53, Issue 7, 2009.

5. L. Pham-Nguyen, C. Fenouillet-Beranger, T. Skotnicki, G. Ghibaudo, S. Cristoloveanu, “Mobility enhancement by CESL strain in SOI MOSFETs”, Solid-State Electronics, Volume 54, Issue 2, pp. 123-130, 2010.

Hội thảo:

1. X. Garros; G. Reimbold, O. Louveau, P. Holliger, C. Hobbs, C. Leroux, L. Pham-Nguyen, F. Martin, F. Boulanger, “Process damages in HfO/sub 2//TiN stacks: the key role of H/sup 0/ and H/sub 2/ anneals”, IEEE International Electron Devices Meeting, pp. 191-194, Washington DC, 2005.

2. Mitard, X. Garros, L. Pham-Nguyen, C. Leroux, G. Ghibaudo, F. Martin, G. Reimbold, “Large-Scale Time Characterization and Analysis of PBTI In HFO2/Metal Gate Stacks”, IEEE International Reliability Physics Symposium Proceedings, pp. 174-178, San Jose, CA, 2006.

3. L. Pham-Nguyen, S. Cristoloveanu, A. Vandooren, M. Orlowski, “Source-drain Architectures For Advanced Ultra-thin Soi Mosfets”, EUROSOI Workshop, Belgium, 2006.

4. L. Pham-Nguyen, C. Fenouillet-Beranger, S. Cristoloveanu, A. Vandooren, M.Orlowski, G. Ghibaudo, “In-situ comparison of Si/High-K and Si/SiO2 interface properties in FD SOI MOSFETs operated at low temperature’s”, Solid-State Devices and Materials, pp. 414-415, Japan, 2007.

5. N. Rodriguez, S. Cristoloveanu, L. Pham Nguyen, F. Gamiz, “Mobility Issues in Double-Gate SOI MOSFETs: Characterization and Analysis”, ESSDERC, pp. 271-274, Munich, 2007.

6. L. Pham-Nguyen, C. Fenouillet-Beranger, S. Cristoloveanu, A. Vandooren, A. Wild, G. Ghibaudo “Direct Comparison of Si/High-k and Si/SiO2 Channels in Advanced FD SOI MOSFETs”, IEEE International SOI Conference, New York, 2008.

7. C. Fenouillet-Beranger, P. Perreau, S. Denorme… L. Pham Nguyen et al., “Impact of a 10nm Ultra-Thin BOX (UTBOX) and Ground Plane on FDSOI devices for 32nm node and below ”, ESSDERC, pp. 89-92, 2009.

8. L. Pham-Nguyen, C. Fenouillet-Beranger, T. Skotnicki, G. Ghibaudo, S. Cristoloveanu, “Mobility enhancement by CESL strain in SOI MOSFETs”, EUROSOI Workshop, 2009.

9. G. Ghibaudo, M. Mouis, L. Pham-Nguyen, K. Bennamane, I. Pappas, A. Cros, G. Bidal, D. Fleury, A. Claverie, G. Benassayag, P-F. Fazzini, C. Fenouillet-Beranger, S. Monfray, F. Boeuf, S. Cristoloveanu, T. Skotnicki, N. Collaert, Electrical transport characterization of nano CMOS devices with ultra-thin silicon film, Invited paper, in 9th International Workshop on Junction Technology (IWJT2009), Japan, 2009.

10.L. Pham-Nguyen, C. Fenouillet-Beranger, T. Skotnicki, G. Ghibaudo, S. Cristoloveanu, “Impact of TiN gate thickness in advanced FD SOI MOSFETs”, Silicon Nanoelectronics Workshop, Japan, 2009.

11. L. Pham-Nguyen, C. Fenouillet-Beranger, P. Perreau , S. Denorme, M.Casse, G. Ghibaudo, T.Skotnicki, S. Cristoloveanu, “Performance Boosters for Advanced SOI CMOS”, Workshop on Frontiers in Electronics-07 (WOFE), 2009.

12. C. Fenouillet-Beranger, P. Perreau, L. Pham-Nguyen, S. Denorme, F. Andrieu, L. Tosti, L. Brevard, O. Weber, S. Barnola, T. Salvetat, X. Garros, M. Casse, C. Leroux, B. Le-Gratiet, F. Baron, M. Gattefait, Y. Campidelli, F. Abbate, C. Perrot, C. de-Buttet, R. Beneyton, L. Pinzelli, F. Leverd, P. Gouraud, M. Gros-Jean, A. Bajolet, C. Mezzomo, C. Leyris, S. Haendler, D. Noblet, R. Pantel, A. Margain, C. Borowiak, E. Josse, N. Planes, D. Delprat, F. Boedt, K. Bourdelle, B.Y. Nguyen, F. Boeuf, O. Faynot, T.Skotnicki,, “Hybrid FDSOI/Bulk high-k/Metal gate platform for Low Power (LP) multimedia technology”, IEEE International Electron Devices Meeting, San Francisco, 2009.

13. Long Nguyen, Toan Nguyen, Chien Nguyen, Chien Dao-Ngoc, Loan Pham-Nguyen, “A 0.13um Low Power LNA 5 GHz Using Cascode Topology”, The 3rd IEICE International Conference on Integrated Circuits and Devices in Vietnam, pp. 21-25, Da Nang, 2012.

Các sách đã xuất bản

Book Chapter:

S. Cristoloveanu, M. Bawedin, K.-I. Na, W. Van Den Daele, K.-H. Park, L. Pham-Nguyen, J. Wan, K. Tachi, S.-J. Chang and I. Ionica, et al. “A Selection of SOI Puzzles and Tentative Answers”, selected research work to be presented in “Semiconductor-On-Insulator Materials for Nanoelectronics Applications, Engineering Materials” by Nazarov et al., Part 5, 425-441, Springer-Verlag Berlin Heidelberg, 2011.

Học viên cao học đang hướng dẫn

  1. Nguyen The Linh
  2. Nguyen Van Lam
  3. Pham Van Danh
  4. Nguyen Huu Chong
  5. Hoang Manh Quynh

 

Nghiên cứu sinh đang hướng dẫn

-          Nhóm nghiên cứu thiết kế IC tương tự đang cần tuyển sinh viên có đam mê về chuyên ngành này.

-          Sinh viên sẽ có cơ hội được học hỏi nâng cao kiến thức và tăng kỹ năng thiết kế IC tương tự. Ngoài ra, trong quá trình làm việc sinh viên sẽ được rèn luyện nhằm tăng các kỹ năng mềm về làm việc nhóm, độc lập trong nghiên cứu, thuyết trình, báo cáo và tiếng Anh.

-           Sinh viên có nhiều cơ hội đi học Thạc sĩ, làm Nghiên cứu sinh về chuyên ngành thiết kế IC tương tự tại viện nghiên cứu của đối tác, viện KAIST, Hàn Quốc.

Các thông tin khác (nếu có)